導言
本用戶手冊針對應用開發(fā)，提供關于如何使用 RJM32F103xx 微控制器的存儲器和外設的詳細信息。 RJM32F103xx 系列擁有不同的存儲器容量、封裝和外設配置。關于訂貨編號、電氣和物理性能參數(shù)，請參 考 RJM32F103xx 系列數(shù)據(jù)手冊。 關于 ARM Cortex?-M3 內(nèi)核的具體信息，請參考 Cortex?-M3 技術參考手冊。 瑞納捷提供本文檔僅用作基于 RJM32F103xx 系列微控制器設計的參考。瑞納捷對錯誤和遺漏不承擔任 何責任。所有數(shù)據(jù)和規(guī)格如有更改，恕不另行通知。 如需更多信息或問題，請聯(lián)系：武漢瑞納捷半導體有限公司
參考文獻
1．Cortex-M3 Technical Reference Manual (TRM) (Cortex-M3 技術參考手冊)： 請從 www.arm.com/documentation/ARMProcessor_Cores/index.html 下載 2．ARMv7-M Architecture Application Level Reference Manual(ARMv7-M 應用級架構參考手冊) 請從 www.arm.com/products/CPUs/ARM_Cortex-M3_v7.html 下載 3．CoreSight Technology System Design Guide (CoreSight 技術系統(tǒng)設計指導) 請從 www.arm.com/documentation/Trace_Debug/index.html 下載 4．ARM Application Note 179: Cortex-M3 Embedded Software Development(ARM 應用筆記 179 ： Cortex-M3 嵌入式軟件開發(fā)) 請從 www.arm.com/pdfs/DUI0205G_rvct_compiler_and_libraries_guide.pdf 下載
第一章 文中的縮寫
1.1 寄存器描述表中使用的縮寫列表
在對寄存器的描述中使用了下列縮寫：
1.2 術語表 1.3 可用的外設
不同的型號可以支持的外設不同：
TIM1 TIM2 TIM3 TIM4 UART1 UART2 UART3 QSPI SPIS1 SPIM2 SPIS2 I2C1 I2C2 USB I2S ADC
第二章 存儲器和總線構架
2.1 系統(tǒng)構架
主系統(tǒng)由以下部分構成: ? 五個驅(qū)動單元 – Cortex?-M3 內(nèi)核 DCode 總線 (D-bus)，和系統(tǒng)總線 (S-bus) – 通用 DMA1 和通用 DMA2 – USB DMA ? 三個被動單元 – 內(nèi)部 SRAM – 內(nèi)部閃存存儲器 – AHB 到 APB 的橋 (AHB2APBx) 這些都是通過一個多級的 AHB 總線構架相互連接的，
如下圖2.1所示：
ICode 總線
該總線將 Cortex?-M3 內(nèi)核的指令總線與閃存指令接口相連接。指令預取在此總線上完成。
DCode 總線
該總線將 Cortex?-M3 內(nèi)核的 DCode 總線與閃存存儲器的數(shù)據(jù)接口相連接 (常量加載和調(diào)試訪問)。
系統(tǒng)總線
此總線連接 Cortex?-M3 內(nèi)核的系統(tǒng)總線 (外設總線) 到總線矩陣，總線矩陣協(xié)調(diào)著內(nèi)核和 DMA 間的訪 問。
DMA 總線
此總線將 DMA 的 AHB 主控接口與總線矩陣相聯(lián)，總線矩陣協(xié)調(diào)著 CPU 的 DCode 和 DMA 到 SRAM、 閃存和外設的訪問。
總線矩陣
總線矩陣協(xié)調(diào)內(nèi)核系統(tǒng)總線和 DMA 主控總線之間的訪問仲裁，仲裁利用輪換算法。在產(chǎn)品中，總線矩陣 包含 5 個驅(qū)動部件 (CPU 的 DCode、系統(tǒng)總線、USB DMA、DMA1 總線和 DMA2 總線) 和 3 個從部件 (閃存 存儲器接口、SRAM 和 AHB2APB 橋)。AHB 外設通過總線矩陣與系統(tǒng)總線相連，允許 DMA 訪問。
AHB/APB 橋 (APB)
兩個 AHB/APB 橋在 AHB 和 2 個 APB 總線間提供同步連接。APB1 和 APB2 操作于全速 (最高 72MHz)。 表2.1 有關連接到每個橋的不同外設的地址映射請參考相應章節(jié)的寄存表。在每一次復位以后，所有除 SRAM 以外的外設都被關閉，在使用一個外設之前，必須設置 RCC 寄存器 AHBENR0/ AHBENR1/ AHBENR2/
APB1ENR/ APB2ENR 來打開該外設的時鐘。
注意：當對 APB 寄存器進行 8 位或者 16 位訪問時，該訪問會被自動轉換成 32 位的訪問：橋會自動將 8 位或者 32 位的數(shù)據(jù)擴展以配合 32 位的向量。
2.2 存儲器組織
程序存儲器、數(shù)據(jù)存儲器、寄存器和輸入輸出端口被組織在同一個 4GB 的線性地址空間內(nèi)。 數(shù)據(jù)字節(jié)以小端格式存放在存儲器中。一個字里的最低地址字節(jié)被認為是該字的最低有效字節(jié)，而最高 地址字節(jié)是最高有效字節(jié)。 外設寄存器的映像請參考相關章節(jié)。 可訪問的存儲器空間被分成 8 個主要塊，每個塊為 512MB。 其他所有沒有分配給片上存儲器和外設的存儲器空間都是保留的地址空間。
2.3 存儲器映像
請參考相應器件的數(shù)據(jù)手冊中的存儲器映像圖。表2.1 列出了所用 RJM32F103xx 中內(nèi)置外設的起始地 址。
表 2.1: 寄存器組起始地址
2.3.1 嵌入式 SRAM
RJM32F103xx 內(nèi)置 28K 字節(jié)的靜態(tài) SRAM。它可以以字節(jié)、半字 (16 位) 或全字 (32 位) 訪問。SRAM 的起始地址是 0x2000 0000。
2.3.2 位段
Cortex?-M3 存儲器映像包括兩個位段 (bit-band) 區(qū)。這兩個位段區(qū)將別名存儲器區(qū)中的每個字映射到 位段存儲器區(qū)的一個位，在別名存儲區(qū)寫入一個字具有對位段區(qū)的目標位執(zhí)行讀-改-寫操作的相同效果。
在 RJM32F103xx 里，外設寄存器和 SRAM 都被映射到一個位段區(qū)里，這允許執(zhí)行單一的位段的寫和 讀操作
下面的映射公式給出了別名區(qū)中的每個字是如何對應位帶區(qū)的相應位的：
bit_word_addr = bit_band_base + (byte_offset×32) + (bit_number×4)
其中：
bit_word_addr 是別名存儲器區(qū)中字的地址，它映射到某個目標位。
bit_band_base 是別名區(qū)的起始地址。
byte_offset 是包含目標位的字節(jié)在位段里的序號
bit_number 是目標位所在位置 (0-31)
例子： 下面的例子說明如何映射別名區(qū)中 SRAM 地址為 0x20000300 的字節(jié)中的位 2： 0x22006008 = 0x22000000 + (0x300×32) + (2×4). 對 0x22006008 地址的寫操作與對 SRAM 中地址 0x20000300 字節(jié)的位 2 執(zhí)行讀-改-寫操作有著相同 的效果。
讀 0x22006008 地址返回 SRAM 中地址 0x20000300 字節(jié)的位 2 的值 (0x01 或 0x00)。
請參考《Cortex?-M3 技術參考手冊》以了解更多有關位段的信息。
2.3.3 嵌入式閃存
閃存讀取
閃存的指令和數(shù)據(jù)訪問是通過 AHB 總線完成的。預取模塊是用于通過 ICode 總線讀取指令的。仲裁是 作用在閃存緩存接口，并且 DCode 總線上的數(shù)據(jù)訪問優(yōu)先。
讀訪問可以有以下配置選項：
? 等待時間：可以隨時更改的用于讀取操作的等待狀態(tài)的數(shù)量。
? 預取緩沖區(qū) (2 個 128 位)：在每一次復位以后被自動打開，由于每個緩沖區(qū)的大小 (128 位) 與閃存的 帶寬相同，因此只通過需一次讀閃存的操作即可更新整個緩沖區(qū)的內(nèi)容。由于預取緩沖區(qū)的存在，CPU 可以工作在更高的主頻。CPU 每次取指最多為 32 位的字，取一條指令時，下一條指令已經(jīng)在緩沖區(qū)中 等待。
注：
1. 這些選項應與閃存存儲器的訪問時間一起使用。等待周期體現(xiàn)了系統(tǒng)時鐘 (SYSCLK) 頻率與閃存訪問 時間的關系：
? 0 等待周期，當 0MHz < SY SCLK ≤ 32MHz
? 1 等待周期，當 32MHz < SY SCLK ≤ 48MHz
? 2 等待周期，當 48MHz < SY SCLK ≤ 72MHz
2. 只有在系統(tǒng)時鐘 (SYSCLK) 小于 48MHz 或者程序在 SRAM 執(zhí)行時，才能執(zhí)行預取緩沖器的打開和關 閉操作。一般而言，在初始化過程中執(zhí)行預取緩沖器的打開和關閉操作，這時微控制器的時鐘由 8MHz 的內(nèi)部 RC 振蕩器 (MHSI) 提供。
3. 使用 DMA ：DMA 在 DCode 總線上訪問閃存存儲器。DMA 在每次傳送完成后具有一個空余的周期。 有些指令可以和 DMA 傳輸一起執(zhí)行。
