運(yùn)轉(zhuǎn)功耗

    現(xiàn)代 超低功耗MCU 已整合相當(dāng)多的的模仿外圍，不能單純考慮數(shù)字電路的動(dòng)態(tài)功耗。MCU芯片 運(yùn)轉(zhuǎn)時(shí)的總功耗由模仿外圍功耗和數(shù)字外圍的動(dòng)態(tài)功耗相加而得。模仿電路的功耗一般由作業(yè)電壓及其功用要求指針來(lái)決議，例如 100 ns 傳遞推遲 (Propogation Delay) 的比較器作業(yè)電流或許約為 40 微安，當(dāng)答應(yīng)傳遞推遲標(biāo)準(zhǔn)為 1 μs 時(shí)，作業(yè)電流有時(shí)機(jī)降到個(gè)位數(shù)微安。

    數(shù)字電路的動(dòng)態(tài)功耗首要來(lái)自開(kāi)關(guān)頻率、電壓及等效負(fù)載電容，其計(jì)算公式如下：

    PDynamIC (動(dòng)態(tài)功耗) ~ f (作業(yè)頻率) x CL (等效負(fù)載電容) x VDD2 (作業(yè)電壓)

    由以上公式能夠了解到下降動(dòng)態(tài)功耗最直接的辦法為下降作業(yè)電壓及作業(yè)頻率。但 MCU 實(shí)踐運(yùn)用面一般要求更廣大的作業(yè)電壓及更高的效能。在下降作業(yè)電壓方面，能夠挑選更新近的制程，并透過(guò) LDO 讓 CPU 內(nèi)核、數(shù)字電路及與管腳輸收支電壓無(wú)關(guān)的模仿外圍在低壓操作，IO 管腳及需求與其他外部電路銜接的模仿外圍則在較高的體系電壓操作。如此能夠統(tǒng)籌低功耗及寬作業(yè)電壓的需求。在下降作業(yè)頻率這項(xiàng)參數(shù)上，一個(gè)規(guī)劃優(yōu)秀的 32 位 低功耗MCU更能突顯其效能優(yōu)勢(shì)，除了直覺(jué)的 MIPS 比較之外，32 位總線也代表更高的數(shù)據(jù)存取帶寬，能以更低的作業(yè)頻率到達(dá)相同的效能，從而下降全體功耗。別的，假如 MCU 內(nèi)建與操作頻率相關(guān)的模仿外圍，例如石英晶體震動(dòng)電路、嵌入式閃存或電流式 DAC,其電流耗費(fèi)與轉(zhuǎn)化頻率成正比，也要?dú)w入低功耗 MCU 的動(dòng)態(tài)功耗規(guī)劃考慮。

    靜態(tài)功耗

    傳統(tǒng)靜態(tài)功耗的界說(shuō)是指體系時(shí)鐘源封閉時(shí)數(shù)字電路的漏電流?？墒窃诨旌闲盘?hào)低功耗 MCU 的規(guī)劃中要一起考慮下列多種漏電流來(lái)歷，包含數(shù)字電路漏電流、SRAM 漏電流、待機(jī)時(shí)已封閉的仿真電路漏電流 (例如 ADC,嵌入式閃存)、待機(jī)時(shí)不封閉的仿真電路作業(yè)電流 (例如 LDO、BOD) 及 IO 管腳的漏電流。由于時(shí)鐘源已封閉，影響靜態(tài)功耗的首要參數(shù)為制程、電壓及溫度。所以下降靜態(tài)功耗有必要挑選超低功耗制程，可是低功耗制程一般隨同較高的 Vt,導(dǎo)致低電壓模仿外圍規(guī)劃困難。別的，以MCU待機(jī)電流 1微安的標(biāo)準(zhǔn)，代表數(shù)字電路漏電 + RAM 堅(jiān)持電流 + LDO 作業(yè)電流 + BOD (降壓偵測(cè)或重置電路) 作業(yè)電流總和有必要小于 1微安，關(guān)于 Flash,RAM 越來(lái)越大及功用越來(lái)越多的低功耗 MCU 規(guī)劃廠商而言，是非常艱巨的應(yīng)戰(zhàn)。

    均勻功耗

    在體系級(jí)要統(tǒng)籌低功耗及高效能，有必要考慮實(shí)踐運(yùn)用面的需求，例如無(wú)線環(huán)境傳感器或許讓 MCU 主時(shí)鐘及 CPU 封閉，只敞開(kāi)低頻時(shí)鐘，守時(shí)喚醒外圍電路進(jìn)行偵測(cè)，當(dāng)契合設(shè)定條件的事情產(chǎn)生時(shí)快速發(fā)動(dòng) CPU 進(jìn)行處理，即便沒(méi)有任何事情產(chǎn)生，也有必要守時(shí)激活 CPU 保持無(wú)線傳感器網(wǎng)絡(luò)的聯(lián)機(jī)。在遙控器的運(yùn)用中，則或許徹底將一切時(shí)鐘源都封閉，當(dāng)用戶按鍵時(shí)快速喚醒時(shí)鐘源及 CPU 進(jìn)行處理。別的，許多運(yùn)用都會(huì)參加一個(gè) MCU 作為主機(jī)處理器的協(xié)處理器，用于監(jiān)控鍵盤(pán)或紅外線輸入、改寫(xiě)顯示器、操控主處理器電源以及智能電池辦理等使命。此刻均勻功耗比單純的運(yùn)轉(zhuǎn)功耗或待機(jī)功耗更具目標(biāo)性含義。

    均勻功耗由下列首要參數(shù)組合而成： 運(yùn)轉(zhuǎn)功耗及運(yùn)轉(zhuǎn)時(shí)刻，靜待功耗及待機(jī)時(shí)刻，不同運(yùn)轉(zhuǎn)形式之間的切換時(shí)刻。茲以下圖進(jìn)行闡明：     

    均勻電流 (IAVG) =(I1 x T1+I2 x T2+I3 x T3+I4 x T4+I5 x T5+I6 x T6)/(T1+T2+T3+T4+T5+T6)

    由于進(jìn)入待機(jī)形式時(shí)刻很短，疏忽此段時(shí)刻的電流耗費(fèi)，公式能夠簡(jiǎn)化為：

    均電流 (IAVG) =(I1 x T1+I3 x T3+I4 x T4+I5 x T5+I6 x T6)/(T1+T3+T4+T5+T6)

    由以上公式觀察到除了下降運(yùn)轉(zhuǎn)電流及靜態(tài)待機(jī)電流外，下降運(yùn)轉(zhuǎn)時(shí)刻、喚醒時(shí)刻及高低速運(yùn)轉(zhuǎn)形式切換時(shí)刻也是下降整機(jī)功耗的重要手法。別的，上圖一起指出，低功耗 MCU 支撐動(dòng)態(tài)切換運(yùn)轉(zhuǎn)時(shí)鐘頻率是必要的功用。

    低功耗 MCU 規(guī)劃考慮

    制程挑選

    為了到達(dá)低功耗的運(yùn)作，并能有用地在低耗電待機(jī)形式下，到達(dá)極低的待機(jī)功耗，能夠透過(guò)對(duì)制程的挑選而站上根本的要求門(mén)坎。在不強(qiáng)調(diào)速度極致的某些制程分類，挑選極低組件截止電流制程 (如下圖) 進(jìn)行邏輯閘制造，并進(jìn)行數(shù)字規(guī)劃是辦法之一。挑選這種戰(zhàn)略的額定效益是，一般也能在下降動(dòng)態(tài)操作電流上，到達(dá)較佳的體現(xiàn)。 別的，由于高溫大幅添加靜態(tài)電流，當(dāng)溫度由攝氏 25度添加到攝氏 85度時(shí)，一個(gè)典型份額約添加 10 倍的靜態(tài)電流，以非低功耗 0.18 微米制程開(kāi)發(fā)的 32 位 MCU,邏輯閥門(mén)數(shù) 200K、4KB SRAM 在中心電壓 1.8V、攝氏25度的靜態(tài)耗電約為 5 ~ 10 微安，當(dāng)溫度升高到攝氏 85度時(shí)，靜待電流將會(huì)飆高到 50 ~100 微安。而低功耗制程在攝氏85度僅約 10微安靜態(tài)電流。

    低功耗芯片高效能的 CPU 內(nèi)核

    前期低功耗MCU 受限于本錢(qián)及制程技能，大都挑選 8 位 CPU 內(nèi)核，但隨著工業(yè)上的智能化也在打開(kāi)，如長(zhǎng)途監(jiān)控，數(shù)字化、網(wǎng)絡(luò)化等。簡(jiǎn)略說(shuō)來(lái)，便是人物之連接 (云端運(yùn)用)、物物之連接 (物聯(lián)網(wǎng)) 需求越來(lái)越多，導(dǎo)致產(chǎn)品功用越來(lái)越雜亂，運(yùn)算量越來(lái)越高，8 位 MCU 已逐步無(wú)法滿意效能需求。 為了統(tǒng)籌低功耗高效能，挑選適用的 32 位 CPU 內(nèi)核乃大勢(shì)所趨。

    挑選低功耗 CPU 內(nèi)核，除了單位頻率耗電流外，還需求歸納考慮緊湊的低內(nèi)存代碼，相同功用所需的代碼越長(zhǎng)，除了添加內(nèi)存本錢(qián)，也代表更長(zhǎng)的運(yùn)轉(zhuǎn)時(shí)刻及功耗。別的，由于軟件開(kāi)發(fā)本錢(qián)在后期將會(huì)越來(lái)越高，很多的參閱代碼及更多的第三方開(kāi)發(fā)商的支撐，都能夠有用下降軟件的開(kāi)發(fā)時(shí)刻及本錢(qián)。所以挑選一款更多人運(yùn)用的 CPU 內(nèi)核也是重要的考慮之一ARM CortexTM-M0 閥門(mén)數(shù)僅 27K,運(yùn)用的電量在 1.8V,超低走漏 180ULL (Ultra Low Leakage) 僅約 50μA/MHz.M0 內(nèi)核選用 Thumb2 指令集架構(gòu)，產(chǎn)生出非常緊湊的低內(nèi)存代碼，進(jìn)一步下降了電源需求。ARM 自 2009 年宣布了 32 位 CortexTM-M0 內(nèi)核以來(lái)，包含 NXP、新唐科技、ST、Freescale 等多家國(guó)內(nèi)外 MCU 大廠相繼投入 CortexTM-M0 MCU 開(kāi)發(fā)，不管供貨或許種類的完全度都已非常老練，投入 CortexTM-M0 的 MCU 開(kāi)發(fā)商也在繼續(xù)添加中。

    低功耗數(shù)字電路

    關(guān)于一般的同步數(shù)字電路規(guī)劃，要使數(shù)字單元有用下降操作電流，透過(guò)操控時(shí)鐘的頻率或截止不需求的時(shí)鐘跳動(dòng)，也是重要的辦法。低功耗MCU一般裝備豐厚的時(shí)鐘操控單元，可對(duì)各異的數(shù)字外圍單元，按照需求做降頻或升頻的操作調(diào)整，在到達(dá)運(yùn)作才能的一起，用最低的頻率來(lái)運(yùn)轉(zhuǎn)。但為了到達(dá)更彈性的時(shí)鐘源裝備，或許導(dǎo)致 CPU 內(nèi)核和外圍電路時(shí)鐘不同步的現(xiàn)象，此刻有必要細(xì)心考慮電路規(guī)劃，確?？鐣r(shí)鐘范疇數(shù)據(jù)存取的正確性。

    別的為了盡量下降 CPU 介入處理時(shí)刻或下降 CPU 作業(yè)頻率而節(jié)省下來(lái)的功耗，能夠供給 DMA 或外圍電路彼此觸發(fā)電路進(jìn)行數(shù)據(jù)的傳遞，例如 Timer 守時(shí)主動(dòng)觸發(fā) ADC 或 DAC,并透過(guò) DMA 進(jìn)行數(shù)據(jù)由 ADC 到 RAM 或許 RAM 到 DAC 的搬移，一起在 ADC 的輸入能夠添加簡(jiǎn)略的數(shù)字綠涉及滑潤(rùn)化電路，如此不需求 CPU 常常介入處理，也不會(huì)由于需求實(shí)時(shí)處理 ADC 或 DAC 事情導(dǎo)致中止程序占用太多時(shí)刻，下降體系的實(shí)時(shí)性及穩(wěn)定性。